עמוד ראשי | מפת האתר | צור קשר
 
החברה קריירה חדש בקיידנס ישראל
 
נעים להכיר טכנולוגיית האימות קיידנס ישראל קיידנס בעולם
  הדפס

מהי טכנולוגיית האימות המתקדמת בעולם

קיידנס הינה מובילה טכנולוגית בעולם ה - EDA ומספקת את חוד החנית בתחום הפתרונות לתכנון שבבים.

חלק מן היחודיות הטכנולוגית של החברה מצוי בכלי התוכנה המתקדמים ביותר בשוק לתחום הוירפיקציה. אלה פותחו במרכז הפיתוח בישראל, ויצרו מהפכה בדרך שבה מהנדסים בכל העולם מבצעים כיום אימות.

בין היתר פותחה במרכז הפיתוח בישראל שפת תכנות מתקדמת מאד, הנקראת "e". זו שפת התכנות הראשונה המסחרית בעולם מסוג aspect oriented (פיתוח מתקדם של object oriented). שפת תכנות חזקה זו מכילה גם כלים וגישות יחודיים לתחום הוריפיקציה.

אימות הינו שלב קריטי וחשוב ביותר בתכנון שבבים, והוא צורך כיום למעלה מ-60% ממאמץ הפיתוח בתהליך תכנון שבבים. האימות נועד לוודא כי בסוף תהליך התכנון, השבב אכן יעבוד. המשימה היא - למכן את תהליך האימות באופן מירבי, כדי להגיע לאפס תקלות ("באגים") כיוון שכל תקלה, פעוטה ככל שתהיה, גוררת נזקים כלכליים עצומים. מרכז הפיתוח בפארק אפק אחראי על הפעולות המורכבות של מחקר ופיתוח טכנולוגיות האימות.

קיידנס אינה מסתפקת בפיתוח טכנולוגיה ופלטפורמה ליישומה. לאור התחכום הרב של כלי התוכנה לאימות ומורכבותם, מספקת החברה גם מתודולוגיה מקיפה, המכוונת לתפעול נכון ואופטימלי של הכלים והשיטות, לשם השגת התוצאות הטובות ביותר.

What Is the Most Advanced Verification Technology in the World?

Cadence is one of the technological leaders of the EDA world, supplying spearhead solutions for the design of chips. Part of its technological uniqueness lies in the most advanced software tools in the market for the field of verification. Developed in the Israeli Development Center in Israel, these tools have revolutionized the way in which engineers around the world nowadays carry out verification. Thus, for example, the Center was responsible for the development of a very advanced programming language, called "e", the first commercial programming language in the world of aspect-oriented type (an advanced development of object-oriented). This strong programming language also contains dedicated tools and approaches uniquely for verification.

Verification is a critical and extremely important stage in chip design, currently taking up over 60% of the development effort in the chip design process. Verification is designed to ascertain that at the end of the design process, the chip will indeed work; the mission is to automate the verification process to a maximum, in order to arrive at zero bugs. Every bug, however slight, leads to tremendous economic damage. As already noted, Cadence's Park Afek Development Center carries out the complex R&D activity for verification technologies. But Cadence does not content itself with development of the technologies and the platform for their implementation. In light of the great sophistication and complexity of the verification software tools, the company also supplies a comprehensive methodology, designed for correct and optimal operation of the tools and methods, in order to obtain the best results.